基于1－sEC／AUED码的微处理器—存储器容错数据接口的设计

王冰容; 杨列亮

首页> 中文期刊> 《微电子学与计算机》 >基于1－sEC／AUED码的微处理器—存储器容错数据接口的设计

基于1－sEC／AUED码的微处理器—存储器容错数据接口的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文构造了纠单个符号错误，同时又能检测所有单向错误（１—ｓＥＣ／ＡＵＥＤ）的差错控制码；设计了在微处理器和存储器子系统之间基于１—ｓＥＣ／ＡＵＥＤ码的容错数据接口；它是一种高效、高可靠性的数据接口。在容错范围内，该接口实现：当“差错指示”指示输出正确时，保证输出数据一定正确；否则，当数据发生错误，或接口电路本身引发数据发生错误时，“差错指示”一定给出出错信息。

著录项

来源
《微电子学与计算机》 |1996年第4期|7-10|共4页
作者
王冰容; 杨列亮;
展开▼
作者单位

华东交通大学;

北方交通大学;

展开▼
原文格式 PDF
正文语种 chi
中图分类只读（ROM）存贮器;
关键词
容错; 微处理器; 存储器; 数据接口;

相似文献

中文文献
外文文献
专利

1. 基于改进型(14,8)循环码的SRAM型存储器多位翻转容错技术研究 [J] . 贺兴华 ,卢焕章 ,肖山竹 . 宇航学报 . 2010,第003期
2. 基于CPLD的容错存储器的设计实现 [J] . 汪友宝 ,马佩军 ,郝跃 . 现代电子技术 . 2004,第004期
3. 基于APC容错存储器的设计 [J] . 王鼎 ,陈宗穆 . 湖南大学学报：自然科学版 . 1997,第005期
4. 基于ECC校验码的存储器可扩展自修复算法设计 [J] . 任秀江 ,谢向辉 ,施晶晶 . 计算机工程与科学 . 2017,第002期
5. 基于格雷码的异步FIFO存储器的设计 [J] . 郑瑞锋 ,谭亚军 . 电脑知识与技术 . 2010,第026期
6. 基于１－ｓＥＣ／ＡＵＥＤ码的容错存储器数据接口 [C] . 杨列亮 . 第六届全国容错计算学术会议 . 1995
7. 基于微处理器应用的低功耗高性能高速缓冲存储器（Cache）设计 [A] . 孙慧 . 2004

基于1－sEC／AUED码的微处理器—存储器容错数据接口的设计

摘要

著录项

相似文献

相关主题

期刊订阅