首页> 中文期刊> 《国外电子测量技术》 >一种高精度的FPGA电路面积时序预测方法

一种高精度的FPGA电路面积时序预测方法

         

摘要

在FPGA上设计应用电路时,逻辑综合过程和物理综合过程需要反复进行多次,来满足面积时序约束。为了加速整个FPGA CAD流程,提出了一种在物理综合之前,使用前馈神经网络预测面积时序的方法。和FPGA布局布线工具VTR 7.0的实验结果相比,该神经网络预测面积平均相对误差(MRE)达到4.9%,预测时序平均相对误差(MRE)达到6.4%,和现有文献相比,具有预测时间早,预测精度高的特点。该预测模型将帮助用户缩短设计周期,在逻辑综合阶段更加全面探索设计空间,提高设计质量。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号