退出
我的积分:
中文文献批量获取
外文文献批量获取
狄国伟; 王福源;
郑州大学信息工程学院;
VHDL语言; 电路; 优化设计;
机译:电路设计到VHDL设计:VHDL开发
机译:从电路图设计到VHDL设计的桥梁:使用VHDL进行开发
机译:附录从电路板开始的数字电路设计第8章编写电路所需的最低知识:如何编写和读取VHDL
机译:新的设计方法论–使用VHDL-AMS模型考虑汽车机电电路中与安全相关功能的老化效应
机译:VHDL中电路设计的形式验证。
机译:OptCircuit:遗传电路计算设计的基于优化的方法
机译:基于VHDL-AMS语言的计算机辅助设计电路级语言的基本电容式加速度计的开发
机译:超高速集成电路(VHIsC)硬件描述语言(VHDL)交互验证炼金术(VIVa)。用于VHDL相关工具的半自动,高保真验证的技术和软件。
机译:在混合语言混合信号设计中连接verilog-AMS和VHDL-AMS组件
机译:集成电路的优化设计装置,集成电路的优化设计方法以及存储用于执行集成电路的优化设计方法的程序中的介质
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。