退出
我的积分:
中文文献批量获取
外文文献批量获取
魏思捷; 富坤; 袁玉倩; 耿跃华;
河北工业大学计算机科学与软件学院;
河北省大数据计算重点实验室;
河北工业大学电气工程学院;
前导数字预测; 误差修正逻辑; VerilogHDL; QuartusⅡ;
机译:通过基于数字仿真的设计提高涡轮叶片制造单元的可持续性
机译:基于PCH-AD仿真模型的速度控制数值实验的CoDeSys标准数字功能单元设计
机译:半自动源代码生成,用于可并行配置的纠错单元的硬件实现
机译:径向活塞数字位移单元的建模,仿真和设计
机译:用于计算机断层扫描的数字束衰减系统的设计:第一部分。系统设计和仿真框架
机译:通过基于数字仿真的设计提高叶片涡轮机制造单元的可持续性
机译:并行仿真的高速数字处理单元设计
机译:并行IIR滤波器,数字滤波器装置,并行IIR滤波器设计装置,并行IIR滤波器设计方法,并行IIR滤波器制造方法
机译:实时电路仿真设备,用作并行数字逻辑来仿真例如混合动力汽车中的电力电子电路,具有由模型定义的部分模块,以及包括在仿真开始之前存储的值的校正矩阵
机译:使用凹坑边缘移位的信息记录设备,其中纠错电路产生纠错码,该纠错码被加在构成数字信息单元的预定多个比特中的一部分比特上
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。