首页> 中文期刊> 《微电子学与计算机》 >深亚微米SOC高压缩率EDT设计

深亚微米SOC高压缩率EDT设计

         

摘要

EDT(embeddeddeterministictest)是目前最有效的针对大规模片上系统的嵌入式测试方法,与常规基于ATPG的DFT(DesignForTestability)技术相比较,可以在保持相同缺陷覆盖率的情况下,大幅度降低测试成本,缩短测试时间,EDT的关键技术是解压缩器的算法设计,本文研究基于环形发生器的解压缩器设计,它不会对系统的逻辑核进行任何改动,如插入新的测试点或带来新的逻辑不确定态,可以获得40倍以上的压缩率,而且全部设计是基于标准的扫描/ATPG技术,可以非常方便的在SOC(systemonchip)设计环境中实现。在最后部分,我们研究了采用环形发生器解压缩器,在不同容量的SOC系统的EDT设计结果。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号