基于自适应环路滤波算法的全数字锁相环设计与分析

周郭飞; 杨宏; 杨延峰

首页> 中文期刊> 《微电子学与计算机》 >基于自适应环路滤波算法的全数字锁相环设计与分析

基于自适应环路滤波算法的全数字锁相环设计与分析

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

环路滤波器是全数字锁相环中重要的模块,对环路的许多性能都有着重要的影响.为了加快锁定时间的同时降低带内噪声,本文提出了一种适用II型全数字锁相环的自适应环路滤波算法.该算法预先选择多组对应带宽由大到小的环路滤波参数.在跟踪过程中,根据环路的状态依次在特定的时刻切换参数,并对因切换导致频率控制字跳变进行补偿.本文首先证明了自适环路滤波器的可行性,然后给出了算法的实现流程,最后采用Verilog-A语言在HSPICE中对上述算法进行了仿真实验.实验结果表明采用本文提出的自适应环路滤波,ADPLL锁定时间仅仅略大于第一组参数对应的锁定时间,而其锁定后的相位噪声与最后一组参数的相同.

著录项

来源
《微电子学与计算机》 |2020年第9期|62-67|共7页
作者
周郭飞; 杨宏; 杨延峰;
展开▼
作者单位

公安部第一研究所;

北京100044;

展开▼
原文格式 PDF
正文语种 chi
中图分类设计;
关键词
数字环路滤波器; 锁定时间; 相位噪声; 全数字锁相环;

相似文献

中文文献
外文文献
专利

1. 基于滤波算法的抗谐波与不对称畸变的三相数字锁相环设计与分析 [J] . 邴钰淇 ,江道灼 ,梁一桥 . 电子技术 . 2018,第008期
2. 一种采用N先于M环路滤波器的全数字锁相环路的设计实现 [J] . 李雅静 ,耿卫东 ,贾连芹 . 光电子技术 . 2005,第3期
3. 基于CPLD下GDF格式的全数字锁相环路的设计 [J] . 王珏 . 中国水运（理论版） . 2006,第002期
4. 基于FPGA的数字Costas锁相环路的设计 [J] . 刘殿敏 ,李科杰 . 小型微型计算机系统 . 2005,第005期
5. 基于FPGA的全数字锁相环路的设计 [J] . 单长虹 ,孟宪元 . 电子技术应用 . 2001,第009期
6. 一种基于8x8块变换的自适应环路滤波算法 [C] . 彭聪 ,中国科学院研究生院 ,黄晁 . 中国科学院计算技术研究所第八届计算机科学与技术研究生学术讨论会 . 2004
7. 基于高分辨率TDC的自适应PI控制全数字锁相环设计 [A] . 魏静静 . 2019

基于自适应环路滤波算法的全数字锁相环设计与分析

摘要

著录项

相似文献

相关主题

期刊订阅