退出
我的积分:
中文文献批量获取
外文文献批量获取
倪泽峰; 王振华; 谭毅华; 田金文; 柳健;
华中科技大学图像信息处理与智能控制教育部重点实验室;
编码器; 硬件设计; 哈夫曼编码; 数据压缩; 并行编码; Huffman编码;
机译:配备矩阵型大规模并行处理器的系统LSI“ MX-G”:配备大规模并行处理器“ MX Core”,可在168MHz的工作频率下实现17 GOPS,从而实现了低功耗和高速的高级图像处理
机译:配备有矩阵型大规模并行处理器的系统LSI“ MX-G”配备了在168 MHz工作频率下实现17 GOPS的大规模并行处理器“ MX核”,可以实现低功耗和高速的高级图像处理。
机译:用于实时视频编码的大规模并行,模块化基于NN的矢量量化器的硬件设计
机译:用于并行有源滤波器的数字控制器的硬件设计与实现
机译:通过并行算法的仿真实现实用的并行外部存储器算法。
机译:实时实现新频谱估计器的软件算法和硬件设计
机译:WiMax双二进制Turbo解码的低复杂度并行交织器的硬件设计
机译:基于sDR应用的maTLaB和simulink中Gps相关器结构的开发和实现:标准Gps相关器结构的实现(基线)mIT Quicksynch稀疏算法的实现并行循环相关器结构的开发和实现。
机译:并行处理软件实现设备,并行处理软件执行设备,并行处理软件实现方法,并行处理软件实现程序和并行处理软件实现程序记录
机译:在受限的随机测试生成中实现自动内存地址记录,以验证处理器硬件设计
机译:在约束性随机测试生成中实现自动内存地址记录,以验证处理器硬件设计
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。