首页> 中文期刊> 《微电子学与计算机》 >并行哈夫曼编码器的硬件设计与实现

并行哈夫曼编码器的硬件设计与实现

         

摘要

文章设计了一种并行编码的哈夫曼硬件编码器,它采用了流水线和并行编码方法,使得在一个时钟周期内可以编码一个字节的数据,在编码时显著降低了工作频率。文章给出了关键部分的实现方案并分析了实验结果。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号