首页> 中文期刊> 《微电子学与计算机》 >108位前导0计数器的电路设计与优化

108位前导0计数器的电路设计与优化

         

摘要

采用2位分组进行并行分工计数,使用二叉树的电路结构进行108位前导0计数器电路设计.采用2位分组的108位前导0计数器电路进行PT分析的时序为0.17,而采用8位分组的RTL级代码进行DC综合的时序为0.21,通过比较发现设计电路在速度上比RTL级代码快了19%.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号