一款雷达信号处理SOC芯片的存储器内建自测试设计

饶全林; 何春; 饶青; 刘辉华

首页> 中文期刊> 《微电子学与计算机》 >一款雷达信号处理SOC芯片的存储器内建自测试设计

一款雷达信号处理SOC芯片的存储器内建自测试设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

内建自测试(BIST)为嵌入式存储器提供了一种有效的测试方法.详细介绍了存储器故障类型及内建自测试常用的March算法和ROM算法.在一款雷达信号处理SOC芯片中BIST被采用作为芯片内嵌RAM和ROM的可测试性设计的解决方案.利用BIST原理成功地为芯片内部5块RAM和2块ROM设计了自测试电路,并在芯片的实际测试过程中成功完成对存储器的测试并证明内嵌存储器不存在故障.

著录项

来源
《微电子学与计算机》 |2008年第7期|95-99|共5页
作者
饶全林; 何春; 饶青; 刘辉华;
展开▼
作者单位

电子科技大学电子科技研究院;

展开▼
原文格式 PDF
正文语种 chi
中图分类微电子学、集成电路（IC）;
关键词
存储器内建自测试; 故障模型; March算法; ROM算法; 可测试性设计;

相似文献

中文文献
外文文献
专利

1. 基于SoC的嵌入式DRAM存储器内建自测试设计 [J] . 田勇 ,丁学君 . 计算机测量与控制 . 2012,第009期
2. 基于SoC规范的存储器内建自测试设计与对比分析 [J] . 谈恩民 ,张立刚 . 国外电子测量技术 . 2010,第4期
3. SoC嵌入式flash存储器的内建自测试设计 [J] . 鉴海防 ,王占和 ,李印增 . 微电子学与计算机 . 2005,第4期
4. 一款通用CPU的存储器内建自测试设计 [J] . 何蓉晖 ,李华伟 ,李晓维 . 同济大学学报（自然科学版） . 2002,第010期
5. 存储器内建自测试技术在芯片设计中的应用 [J] . 殷弼君 ,黄伟平 . 计算机工程 . 2008,第0z1期
6. 存储器内建自测试技术在芯片设计中的应用 [C] . 殷弼君 ,黄伟平 . 华东计算技术研究所建所50周年庆学术交流会 . 2008
7. 基于IEEE1500的SoC中存储器内核内建自测试设计研究 [A] . 金锋 . 2013

一款雷达信号处理SOC芯片的存储器内建自测试设计

摘要

著录项

相似文献

相关主题

期刊订阅