一种高速RS码与LDPC级联码编码器设计及硬件实现

施展

首页> 中文期刊> 《微电子学与计算机》 >一种高速RS码与LDPC级联码编码器设计及硬件实现

一种高速RS码与LDPC级联码编码器设计及硬件实现

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

提出了一种高速RS+QC-LDPC级联码编码器,介绍了这种级联码在FPGA平台上的实现方法,并对其性能进行了评估.重点介绍了RS+QC-LDPC级联码的各种优化技术,如基于二次扩展的QC-LDPC编码方法,采用交织技术,合理的搭配RS码和QC-LDPC码的码长、码率以达到最好的性能.经过优化,级联码编码器的吞吐量可以达到2.25Gbit/s以上.

著录项

来源
《微电子学与计算机》 |2010年第10期|107-110|共4页
作者
施展;
展开▼
作者单位

上海交通大学微电子学院;

展开▼
原文格式 PDF
正文语种 chi
中图分类微电子学、集成电路（IC）;
关键词
级联码编码器; RS码; QC-LDPC码;

相似文献

中文文献
外文文献
专利

1. 一种快速准规则LDPC码编码器的硬件实现 [J] . 易燕 ,申敏 . 信息安全与通信保密 . 2007,第004期
2. 可见光通信中LDPC码和RS码的级联码应用 [J] . 车楠 ,孙伟 ,刘辉 . 哈尔滨理工大学学报 . 2017,第005期
3. RS码与QC-LDPC码的级联码在浅海信道中的性能研究 [J] . 乔晓峰 ,刘跃敏 ,宁永海 . 电子技术应用 . 2012,第005期
4. 通用型高速LDPC码编码器设计与FPGA实现 [J] . 陈全坤 ,杨奇 ,李二保 . 数字技术与应用 . 2016,第005期
5. 通用型高速LDPC码编码器设计与FPGA实现 [J] . 陈全坤12 ,杨奇3 ,李二保1 . 数字技术与应用 . 2016,第005期
6. 一种准循环LDPC码的构造及编码器的硬件实现 [C] . 徐松艳 ,王旭斌 ,卢满宏 . 第十五届全国遥测遥控技术年会 . 2008
7. 一种高速RS码与LDPC级联码编码器设计及硬件实现 [A] . 施展 . 2010

一种高速RS码与LDPC级联码编码器设计及硬件实现

摘要

著录项

相似文献

相关主题

期刊订阅