优化SOC测试时间的扫描链平衡及NSGA-Ⅱ设计

赵丽丽; 谈恩民; 王海超

首页> 中文期刊> 《国外电子测量技术》 >优化SOC测试时间的扫描链平衡及NSGA-Ⅱ设计

优化SOC测试时间的扫描链平衡及NSGA-Ⅱ设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

片上系统SOC测试时间很大程度上取决于Wrapper和测试访问机制TAM(test access mechanism)的设计。为了优化SOC测试时间,主要对Wrapper和TAM进行设计,降低单个核的测试应用时间靠优化的Wrapper,在差值二次分配平衡扫描链的基础上,对TAM进行划分,以测试时间和TAM宽度为目标进行优化,运用非支配排序目标遗传算法(NSGA-II)对模型进行求解,并采用ITC02标准电路中的d695电路为实例进行验证,结果表明该方法与基于SA、ILP算法相比,能够在降低SOC测试时间上获得较为理想的效果,并且降低相应的测试功耗,证明本实验方法切实可行。

著录项

来源
《国外电子测量技术》 |2014年第7期|32-35|共4页
作者
赵丽丽; 谈恩民; 王海超;
展开▼
作者单位

桂林电子科技大学电子工程与自动化学院;

展开▼
原文格式 PDF
正文语种 chi
中图分类测试、调整及其设备;
关键词
SOC; 差值二次分配; 测试时间; TAM; NSGA-II;

相似文献

中文文献
外文文献
专利

1. 基于扫描链平衡的3D SoC测试优化方法 [J] . 王伟 ,李欣 ,陈田 . 电子测量与仪器学报 . 2012,第7期
2. 一种有效降低测试时间的SOC扫描测试设计方法 [J] . 石亦欣 ,李蔚 ,俞军 . 微电子学 . 2007,第5期
3. 基于双核扫描链平衡的SoC测试调度 [J] . 胡瑜 ,韩银和 ,李华伟 . 计算机辅助设计与图形学学报 . 2005,第010期
4. 双核SoC芯片扫描链测试设计与实现 [J] . 刘广东 ,石国帅 ,徐浩然 . 计算机测量与控制 . 2017,第004期
5. 基于Biogeography的SoC测试Wrapper扫描链设计算法 [J] . 朱爱军 ,李智 ,许川佩 . 仪器仪表学报 . 2012,第12期
6. 5.11基于扫描链的SOC可测试性设计 [C] . 赵斌 ,常青 . 全国第十一届信号与信息处理、第五届DSP应用技术联合学术会议 . 2007
7. 基于扫描链的SoC可测性设计及故障诊断技术研究 [A] . 欧阳晴昊 . 2017

优化SOC测试时间的扫描链平衡及NSGA-Ⅱ设计

摘要

著录项

相似文献

相关主题

期刊订阅