首页> 中文期刊> 《上海交通大学学报》 >频率2GHz的16核处理器二级缓存设计

频率2GHz的16核处理器二级缓存设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

提出了针对多核处理器的2级缓存L2Cache设计方案,以高效地处理访存请求.采用优化的目录协议维护与1级缓存L1Cache的数据一致性,并结合片上目录来维护L2Cache之间及其与3级缓存L3Cache之间的一致性;在L2Cache设计中,提出了基于MESIA-F的Cache一致性协议,实现了最早返回取数数据的短流水线设计;采用相关链和远程链机制解决了监听应答导致的死锁问题;通过基于流水线的睡眠与唤醒技术降低了漏流功耗;通过细粒度门控时钟降低了其动态功耗.后端设计结果表明,经过优化设计的L2Cache达到了频率2GHz的设计目标,并已成功应用于某16核处理器芯片.

著录项

来源
《上海交通大学学报》 |2013年第1期|108-112|共6页
作者
李永进; 邓让钰; 晏小波; 衣晓飞; 周宏伟; 张英;
展开▼
作者单位

国防科学技术大学计算机学院;

展开▼
原文格式 PDF
正文语种 chi
中图分类运算器和控制器（CPU）;
关键词
多核处理器; 2级缓存; MESIA-F协议;

相似文献

中文文献
外文文献
专利

1. ARM发布可达2GHZ的CORTEX-A9双核处理器 [J] . . 电子与电脑 . 2009,第010期
2. 打造极致性能体验英特尔发布酷睿X系N14核、16核与18核处理器 [J] . . 新潮电子 . 2017,第010期
3. 体验高频率多核心处理器的威力18核Core i9-9980XE处理器首发测试 [J] . 马宇川(文/图)1 . 微型计算机 . 2018,第034期
4. 16位嵌入式微处理器核的设计及验证 [J] . 姚爱红 ,孙盟哲 ,吴剑 . 计算机工程 . 2010,第023期
5. 16位微处理器IP核的优化设计 [J] . 宋何娟 ,李洋 ,张建生 . 仪器仪表用户 . 2008,第003期
6. 16位抗辐照加固微处理器及接口电路设计 [C] . . 第十二届计算机工程与工艺全国学术年会(NCCET'08) . 2008
7. 16位精简指令集微处理器软核的设计研究 [A] . 王明虎 . 2004

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号