首页> 中文期刊> 《电子产品世界》 >OTN帧头定位电路优化研究

OTN帧头定位电路优化研究

         

摘要

在OTN帧结构中,Serdes在从高速的串行数据中恢复出数据后,数据只是按顺序以64bit为宽度重新放置,并没有按字节对齐,所以后续电路无法直接使用这样的数据。需要帧头定位电路找到帧头后,把所有的数据按字节对齐。但是将OTN数据转换为并行的数据后,存在着数据速率高,位宽大的问题。在ASIC或FPGA中,大量的大位宽的数据,是不容易运行在较高的速率下的。所以需要对帧定位电路进行简化,以使得电路在大位宽时,仍然能够进行高速运行。研究了OTN数据的帧结构后,提出了一种适合于高速率的、大位宽的处理电路。电路比传统电路规模小了近一半,能够提高电路运行的速度。本文网络版地址:http://www.eepw.com.cn/article/203219.htm

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号