首页> 中文期刊> 《今日电子》 >降低基于FPGA的原型项目的成功门槛

降低基于FPGA的原型项目的成功门槛

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

近期根据对ASIC设计人员团队的调研，发现在所有的设计项目中，超过70％的设计项目在测试芯片流片前采用某种形式的基于FPGA的原型来构建设计的高速模型。

著录项

来源
《今日电子》 |2012年第7期|35-36|共2页
作者
Troy Scott;
展开▼
作者单位

Synopsys公司;

展开▼
原文格式 PDF
正文语种 chi
中图分类 TN791;
关键词
FPGA; 原型; 门槛; 设计人员; 设计项目; ASIC;

相似文献

中文文献
外文文献
专利

1. 提高ASIC验证的速度与可视性基于FPGA的ASIC/SoC原型设计及基于FPGA的系统在实时硬件速度下可以实现100的内部信号可视性 [J] . Mario Larouche . 今日电子 . 2007,第006期
2. 利用Maxim外设模块加速FPGA原型设计、显著降低成本 [J] . . 世界电子元器件 . 2012,第007期
3. 降低芯片设计创新门槛——从互联网成功经验看开源芯片生态发展 [J] . 包云岗 . 前沿科学 . 2018,第004期
4. 无锡：技改项目降低招投标门槛 [J] . . 中国招标 . 2009,第022期
5. 利用快速原型降低软件项目风险 [J] . 郑纪民 ,王倡文 . 无线电通信技术 . 2006,第002期
6. 基于多库优化调度的人工塑造异重流原型试验研究——以2006年小浪底水库成功塑造异重流排沙为例 [C] . 张金良 ,练继建 ,万毅 . 2006年全国异重流问题学术研讨会 . 2006
7. 基于FPGA平台的嵌入式视觉处理器原型验证 [A] . 梅亮 . 2020

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号