接收器中并行数据与字节时钟同步的电路设计

周玲; 林福昌

首页> 中文期刊>电子科技 >接收器中并行数据与字节时钟同步的电路设计

接收器中并行数据与字节时钟同步的电路设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

在串并转换接收器中,并行数据在字节时钟的作用下并行输出.如何保证同一时刻输出的并行数据属于同一个字节,即并行数据与字节时钟的同步,是串并转换接受器中的一个关键问题.根据串并转换电路可以使用移位寄存结构,字节时钟可以在串行时钟的基础上使用计数器得到,而计数器又模可变的特点,设计了一种在数据的串并转换中进行并行数据与字节时钟同步的电路,经过理论分析与软件仿真,证明电路性能良好可行.

著录项

来源
《电子科技》|2006年第5期|57-59|共3页
作者
周玲; 林福昌;
展开▼
作者单位

华中科技大学,电气与电子工程学院,湖北,武汉,430074;

华中科技大学,电气与电子工程学院,湖北,武汉,430074;

展开▼
原文格式 PDF
正文语种 chi
中图分类声学工程;
关键词
串并转换; 计数分频器; 时钟同步; 同步确认;

相似文献

中文文献
外文文献
专利

1. 同步数字集成电路设计中的时钟偏移分析 [J] . 毛松 . 数字技术与应用 . 2012,第007期
2. 同步数字集成电路设计中的时钟偏移分析 [J] . 毛松 . 数字技术与应用 . 2012,第007期
3. 同步数字集成电路设计中的时钟偏移分析 [J] . 黄洁 . 电脑知识与技术：学术交流 . 2007,第006期
4. 同步数字集成电路设计中的时钟偏移分析 [J] . 黄洁 . 电脑知识与技术 . 2007,第011期
5. 同步数字集成电路设计中的时钟树分析 [J] . 殷瑞祥 ,郭瑢 . 汕头大学学报（自然科学版） . 2005,第003期
6. 基于FPGA的并行高速采样结构中的时钟电路设计 [C] . 彭发东 ,李沛准 ,郭亮 . 第一届电器装备及其智能化学术会议 . 2007
7. LVDS接收器中时钟数据恢复电路的研究与设计 [A] . 王双洋 . 2008

接收器中并行数据与字节时钟同步的电路设计

摘要

著录项

相似文献

相关主题

期刊订阅