V4系列FPGA全局时钟缓冲器的内建自测试研究

董宜平; 谢达; 宋林峰; 周道逵

首页> 中文期刊> 《电子与封装》 >V4系列FPGA全局时钟缓冲器的内建自测试研究

V4系列FPGA全局时钟缓冲器的内建自测试研究

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

提出一种新的基于V4系列FPGA全局时钟缓冲器的内建自测试方法.目前关键时钟缓冲器内建自测试正面临巨大的挑战,时序问题是目前发现的时钟缓冲器内建自测试的主要问题.由于时钟缓冲器输入端的同步开关会产生不同的相移,使得正常的器件内建自测试中产生故障指示.此外,目前时钟缓冲器内建自测试使用的是普通的布线资源连接时钟信号,而不是使用专用的时钟布线资源,这种方法会加剧时序问题.提出一种改良的方法去解决内建自测试的时序问题,并讨论这种方法对于可测试的最大时钟频率和总测试时间的影响.所有测试环节均在V4系列FPGA上实现.

著录项

来源
《电子与封装》 |2017年第8期|8-12|共5页
作者
董宜平; 谢达; 宋林峰; 周道逵;
展开▼
作者单位

中国电子科技集团公司第五十八研究所,江苏无锡214072;

中国电子科技集团公司第五十八研究所,江苏无锡214072;

中国电子科技集团公司第五十八研究所,江苏无锡214072;

中国电子科技集团公司第五十八研究所,江苏无锡214072;

展开▼
原文格式 PDF
正文语种 chi
中图分类测试和检验;
关键词
内建自测试; 时钟树;

相似文献

中文文献
外文文献
专利

1. Silicon Labs Si5332产品系列替代时钟、振荡器、缓冲器和完整时钟树 [J] . . 单片机与嵌入式系统应用 . 2018,第10期
2. 8P34S系列：时钟扇出缓冲器 [J] . . 世界电子元器件 . 2014,第3期
3. 安森美半导体推出高性能LVDS扇出缓冲器ECLinPS MAX时钟管理产品系列 [J] . . 电子与电脑 . 2006,第006期
4. Silicon Labs推出高时钟树功能集成度的低抖动时钟缓冲器 [J] . . 单片机与嵌入式系统应用 . 2013,第1期
5. PCIe时钟发生器和时钟缓冲器产品组合 [J] . . 今日电子 . 2012,第003期
6. Ba*+*—B*v2*O*v4**-*—Na*+*—SO*v4**-*四元系中BaB*v2*O*v4*—Na*v2*SO*v4* [C] . 梁敬魁 ,黄清镇 . 第四届全国相图学术会议 . 1986
7. 基于FPGA的全局时钟分配和TDC模块研究 [A] . 涂申俊 . 2011

V4系列FPGA全局时钟缓冲器的内建自测试研究

摘要

著录项

相似文献

相关主题

期刊订阅