首页> 中文期刊> 《电子与封装》 >级联式电流扰动发生装置的主电路设计

级联式电流扰动发生装置的主电路设计

         

摘要

随着电力事业的发展,电能质量问题得到了越来越多的关注.为了在电能质量装置的设计实验阶段就详细分析和解决其在实际电网中可能遇到的各种问题,设计一种性能良好、可靠且功能多样化的扰动装置就成为必然的需求.文中介绍一种电压等级10 kV,容量3MVA的电流扰动装置,主要用于模拟真实电网系统的各种电流环境.装置前端采用单位功率因数的全桥全空整流器,级联H桥拓扑用于产生所需的各种类型电流扰动源.文章着重介绍了装置各项参数的详细设计计算方法,并介绍了基于matlab/simulink的仿真结果,同时证明了文中所提出的设计方法的可行性和该装置投入使用的可行性.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号