首页> 中文期刊> 《电子与封装》 >高速异步FIFO设计

高速异步FIFO设计

         

摘要

文章介绍了异步FIFO的整体结构、功能和工作原理以及具体的异步FIFO设计方法,分析并解决了数据在不同时钟域之间进行传输时产生的亚稳态问题,着重对判断空/满逻辑电路进行了分析设计.改善了传统需要增加状态位来判断空/满状态的设计方案,提出了一种新的空/满判断方法,同时还给出了部分异步FIFO设计的verilog源代码.最后提供了计算FIFO存储器字数目的相关公式,为FIFO存储器字的大小设计提供了参考.

著录项

  • 来源
    《电子与封装》 |2009年第6期|14-1647|共4页
  • 作者单位

    江南大学信息工程学院,江苏,无锡,214122;

    江南大学信息工程学院,江苏,无锡,214122;

    中国电了科技集团公司第58研究所,江苏,无锡,214035;

    江南大学信息工程学院,江苏,无锡,214122;

    中国电了科技集团公司第58研究所,江苏,无锡,214035;

    江南大学信息工程学院,江苏,无锡,214122;

    中国电了科技集团公司第58研究所,江苏,无锡,214035;

    江南大学信息工程学院,江苏,无锡,214122;

    中国电了科技集团公司第58研究所,江苏,无锡,214035;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 混合集成电路;
  • 关键词

    先进先出; verilog; 异步;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号