首页> 中文期刊> 《电子与封装》 >从FPGA到ASIC的风险与对策

从FPGA到ASIC的风险与对策

         

摘要

由于FPGA的种种优点,越来越多的电子设计师在初次设计电子产品时选择FPGA来完成电路的prototype设计.然后,再在必要时将prototype设计从FPGA转换成ASIC.在此转换过程中有一定的风险,如ASIC电路的复位、时钟树的设计、封装形式的选择以及可测性设计等.文中讨论了这些风险,并给出了减少这些风险的解决方案.

著录项

  • 来源
    《电子与封装》 |2007年第1期|29-31|共3页
  • 作者单位

    江南大学信息学院,江苏,无锡,214035;

    中国电子科技集团公司第五十八研究所,江苏,无锡,214035;

    中国电子科技集团公司第五十五研究所,南京,210016;

    江南大学信息学院,江苏,无锡,214035;

    中国电子科技集团公司第五十八研究所,江苏,无锡,214035;

    江南大学信息学院,江苏,无锡,214035;

    江南大学信息学院,江苏,无锡,214035;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 微电子学、集成电路(IC);
  • 关键词

    FPGA; ASIC; 转换;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号