首页> 中文期刊> 《电子世界》 >基于FPGA的正则表达式匹配引擎设计

基于FPGA的正则表达式匹配引擎设计

         

摘要

In order to improve the throughput rate and state information storage efficiency of the hardware regular expressions matching engine,we designed a structure can scan multiple bytes in paral el and Introduced a conception named“failure state”.Also,combined with the idea of Bloom Filter.,we classified the state machine and filtered it.At last, we realized our design and tested it on FPGA.Experimental results show that this matching engine efficiently saved the storage space state information needed and improved the regular expression matching rate.%  为了提高硬件正则表达式匹配引擎的吞吐率和状态信息存储效率,设计了一种可以多字节并行处理的正则表达式匹配结构,引入了“失效状态”的概念,并且结合Bloom Filter的思想,对状态机进行了过滤和分类匹配。最后在FPGA上进行了验证和测试,结果表明,该匹配引擎有效节约了状态信息存储所需的空间,提高了正则表达式的匹配速率。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号