32位CPU的流水线设计

机译：基于吠陀数学的高速32位流水线乘法器的FPGA设计，仿真和原型设计

机译：新一代CPU内核RX系列的诞生：16位CPU类代码大小实现了32位CPU计算性能

机译：32位流水线MIPS Risc处理器的设计与分析

机译：使用180nm CMOS技术的32位5级流水线RISC CPU的电源感知研究

机译：流水线性能设计：DFA指标和流水线性能指标之间的链接。

机译：老年女性的非骨水泥经解剖设计的股骨柄具有良好的稳定性：一项针对32位患者的9年RSA研究

机译：低功耗32位x 32位乘法器设计，采用流水线模块智能关闭1

机译：Quarter Horse：32位微处理器芯片快速原型设计案例研究

机译：在可控制的约束范围内计算3D对象数据的方法，以在32位RISC CPUS上进行快速软件处理

机译：通过防止在不影响CPU状态的CPU流水线解码阶段插入随机占位符代码来防止差分功率分析来提高CPU安全性的方法

机译：流水线CPU中的微指令寻址（操作方法，寻址方法，内存堆栈和CPU）