时序逻辑电路的设计

机译：用于低功耗设计的基于NEM继电器的时序逻辑电路

机译：时序逻辑电路进化设计的三步分解方法

机译：进化算法及其在时序逻辑电路设计中的应用

机译：亚阈值状态下绝热复杂时序逻辑电路的设计和分析

机译：使用均衡器设计节能的亚阈值逻辑电路，使用忆阻器设计非易失性存储电路。

机译：利用时钟脉冲发生器合成遗传时序逻辑电路

机译：多级时序逻辑电路设计

机译：组合逻辑电路的最小故障测试时序设计和可测试实现

机译：用于逻辑电路的时序约束生成方法，用于逻辑电路的时序生成约束程序以及用于将逻辑电路的时序生成约束的程序记录介质

机译：逻辑电路的时序约束模型的生成方法，逻辑电路的时序约束模型的生成程序以及使用时序约束模型的时序驱动布局方法

机译：异步逻辑电路的逻辑电路设计装置，逻辑电路设计方法和逻辑电路设计程序