退出
我的积分:
中文文献批量获取
外文文献批量获取
李申; 柴志雷; 严伟; 夏珺; 赵建斌;
1. 江南大学物联网工程学院 2. 数学工程与先进计算国家重点实验室 3. 北京大学软件与微电子学院;
视频编码; FPGA; 模式判决; 编码块叠加; 细粒度并行;
机译:H.264 / AVC编码器的选择性块内大小判决和快速帧内模式判决算法
机译:用于HEVC / H.265视频编码的增强型帧间判决算法
机译:基于高效视频编码的多视图视频编码的帧内模式判决的视图间预测
机译:H.264 / AVC编码器中帧内模式判决的高效块大小判决算法
机译:高效视频编码中的快速帧内模式决策。
机译:具有可变分辨率和行像素混合并行图像处理器的1000帧/秒可编程视觉芯片
机译:使用基于贪婪的编码顺序的多核图形处理器上的并行速率失真优化的帧内模式决策
机译:统一的并行计算方法:性能评估和独立于建筑的并行编程:进展报告,1986年9月1日 - 1987年8月31日
机译:H.264视频编码中确定帧内模式判决的方法和系统
机译:具有用于增强层帧内模式预测的基本层帧内模式的多层视频编码器/解码器
机译:视频信号编码系统控制器,用于确定帧间/帧内模式,场/帧DCT模式和量化参数
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。