DCS逻辑组态中时序问题的分析

机译：使用时序和逻辑过滤的可感知耦合的静态时序分析中的悲观主义减少

机译：高效的SAR ADC，具有优化的时序再分配异步SAR逻辑，在40-NM CMOS中

机译：使用电流源建模的组合逻辑和顺序逻辑单元的准确时序和噪声分析

机译：将线性时间时序逻辑嵌入到无限逻辑中：在消除多主体无限性认知线性时间时序逻辑中的应用

机译：深亚微米VLSI设计中CMOS逻辑门的时序分析。

机译：时序依赖性受体信号传导特异性的逻辑分析：应用于胰岛素受体代谢和有丝分裂信号通路。

机译：利用模糊逻辑实时预测和校正LEO卫星中的aDCs问题

机译：统计估计与决策技术在通信跟踪问题时序分析中的应用

机译：逻辑电路的时序分析程序，在时序分析方式和

机译：用于逻辑电路的时序约束生成方法，用于逻辑电路的时序生成约束程序以及用于将逻辑电路的时序生成约束的程序记录介质

机译：在不同Fab中制造的可编程逻辑器件的时序分析