嵌入式系统高速缓存一致性优化解决方案

机译：芯片多处理器的带宽自适应高速缓存一致性优化

机译：高速缓存一致性体系结构的高速缓存行感知算法设计

机译：使用启用了高速缓存一致性的自适应刷新的低能耗易失性STT-RAM高速缓存设计

机译：一种在多处理器上使用程序控制的高速缓存的高速缓存一致性解决方案

机译：具有一致的高速缓存的大型共享内存多处理器中TLB一致性解决方案的性能评估。

机译：高性能科学计算中输入输出优化的数据布局和高速缓存写入策略：应用于正向心电图问题

机译：TapT：嵌入式系统的温度感知动态高速缓存优化

机译：用于硬件控制的高速缓存一致性的高速缓存组方案以及大规模多处理器中硬件一致性控制的一般需求。

机译：高速缓存一致性协议，具有优化高速缓存操作的独立实现

机译：高速缓存一致性协议，具有优化高速缓存操作的独立实现

机译：高速缓存-存储器一致性协议，具有优化高速缓存-存储操作的独立实现