64位子字并行整数乘法器设计

董兰飞; 冀蓉; 孙锁林; 曾献君

首页> 中文期刊> 《计算机应用》 >64位子字并行整数乘法器设计

64位子字并行整数乘法器设计

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

介绍了一种64位子字并行整数乘法器,用相同的硬件可实现64bit×64bit的整数乘法操作操作,又可实现4个16bit×16bit的子字并行整数乘法操作.此乘法器采用了一种简单有效的修正算法,并在部分积累加之前合并了修正值.采用这种算法实现的子字并行乘法器总体结构与传统的乘法器结构不同.经过spice模拟,此乘法器达到了较优的延迟.

著录项

来源
《计算机应用》 |2005年第z1期|492-494|共3页
作者
董兰飞; 冀蓉; 孙锁林; 曾献君;
展开▼
作者单位

中国人民解放军国防科技大学;

中国人民解放军国防科技大学;

中国人民解放军国防科技大学;

中国人民解放军国防科技大学;

展开▼
原文格式 PDF
正文语种 chi
中图分类运算器;
关键词
子字并行; 乘法器; 误差; 修正算法;

相似文献

中文文献
外文文献
专利

1. 64位子字并行整数乘法器设计 [J] . 董兰飞 ,冀蓉 ,孙锁林 . 计算机应用 . 2005,第s1期
2. 64位子字并行整数乘法器设计 [J] . 董兰飞 ,冀蓉 ,孙锁林 . 计算机应用 . 2005,第b12期
3. 一种高性能子字并行乘法器的设计与实现 [J] . 黄立波 ,岳虹 ,陆洪毅 . 计算机工程与应用 . 2007,第20期
4. 大整数乘法器的FPGA设计与实现 [J] . 谢星 ,黄新明 ,孙玲 . 电子与信息学报 . 2019,第8期
5. 大整数乘法器设计 [J] . 原巍 ,许琪 ,沈绪榜 . 微电子学与计算机 . 2003,第b12期
6. 一种64位SIMD乘法器设计 [C] . CHENG Xing-hua ,成兴华 ,WU Hu-cheng . 2012全国计算机体系结构学术年会 . 2012
7. 高性能64位并行乘法器的VLSI结构研究和实现 [A] . 武新宇 . 2004

64位子字并行整数乘法器设计

摘要

著录项

相似文献

相关主题

期刊订阅