首页> 中文期刊> 《信息工程大学学报》 >基于平均幅度和加权过零率的VAD算法及其FPGA实现

基于平均幅度和加权过零率的VAD算法及其FPGA实现

         

摘要

介绍了一种平均幅度和加权过零率的VAD算法,并对该算法进行了硬件实现.对其中主要的模块,在硬件实现方法上进行了优化,取得了较好效果,使其在保证实时性要求的同时节省了资源,为进一步向低成本器件上移植或系统中作为IP模块应用提供了可能性.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号