首页> 中文期刊> 《暨南大学学报:自然科学与医学版》 >集成注入邏辑电路中的最小延迟时间

集成注入邏辑电路中的最小延迟时间

         

摘要

用模拟和电荷控制原理,对集成注入逻辑的最小延迟时间进行分析,分析表明:要实现开关的高速工作,必须将存储电荷减至最小,对基区进行高浓度P^+扩散能使存储电荷减少。最后提出要进一步改进开关速度还应使基本门的版图尺寸尽可能小,使比值Sc/S_L保持不变。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号