首页> 中文期刊> 《陆军工程大学学报》 >基于DA算法的FIR滤波器硬件实现

基于DA算法的FIR滤波器硬件实现

         

摘要

高速 FIR滤波器是数字接收机中中频处理的关键组成部分 ,传统的基于通用 DSP的实现方法往往满足不了要求 ,而基于 FPGA的硬件设计在速度上有很大的优势。因此 ,研究了采用 DA算法的 FIR硬件设计 ,分析了如何在逻辑资源占用和处理速度上进一步提高性能 ,并以 1 6抽头 8bits FIR滤波器为例在XCS0 5的 FPGA芯片中进行了实现。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号