低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计

潘敏; 冯军

首页> 中文期刊> 《东南大学学报：自然科学版》 >低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计

低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

为了实现光纤通信系统中高速分接器低功耗的需求,采用0.18μm CMOS工艺实现了一个全CMOS逻辑10 Gbit/s 1∶4分接器.整个系统采用半速率树型结构,由1∶2分接单元、2分频器单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现.在高速电路设计中采用CMOS逻辑电路,不但可以减小功耗和芯片面积,其输出的轨到轨电平还能够提供大的噪声裕度,并在系统集成时实现与后续电路的无缝对接.测试结果表明,在1.8 V工作电压下,芯片在输入数据速率为10 Gbit/s时工作性能良好,芯片面积为0.475 mm×0.475 mm,核心功耗仅为25 mW.

著录项

来源
《东南大学学报：自然科学版》 |2013年第2期|274-278|共5页
作者
潘敏; 冯军;
展开▼
作者单位

东南大学射频与光电集成电路研究所;

合肥工业大学计算机与信息学院;

展开▼
原文格式 PDF
正文语种 chi
中图分类场效应型;
关键词
分接器; 低功耗; 动态CMOS逻辑;

相似文献

中文文献
外文文献
专利

1. 10Gbit/s 0.18μm CMOS1:4分接集成电路 [J] . 沈桢 ,朱恩 ,赵文虎 . 东南大学学报（自然科学版） . 2004,第004期
2. 0.18μmCMOS 10 Gbit/s分接器设计 [J] . 徐阳 ,冯军 . 电子工程师 . 2004,第3期
3. 应用于Gbit/s及10Gbit/s以太网的新一代多模光纤 [C] . 汪洪海 ,涂峰 . 第三届中国光通信技术与市场研讨会 . 2003
4. 低功耗0.18μm高速1:4分接器设计 [A] . 石集峻 . 2011

低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计

摘要

著录项

相似文献

相关主题

期刊订阅