基于次态卡诺图的J、K激励函数最小化方法及时序逻辑电路自启动设计

机译：掌握基于HDL描述的设计方法：实验中的逻辑电路设计研究 - 连接第三次HDL描述和CPLD①的终端

机译：可微凸最小化的序贯二次约束二次规划方法

机译：通过HDL描述掌握设计方法-通过实验中学到的逻辑电路设计：第13次[最终]产生音效并显示分数

机译：基于Karnaugh地图的顺序逻辑电路的快速自启动设计

机译：用于慢速和快速模式的系统的全序和降阶观测器和基于观测器的控制器设计的新方法

机译：基于卡诺图的系统评价和荟萃分析方法

机译：广义最小像差混合级正交阵列一般   基于序贯整数二次约束二次方法的方法   程序设计

机译：基于最优根轨迹技术的离散线性二次型调节器的序贯设计。

机译：异步逻辑电路的逻辑电路设计装置，逻辑电路设计方法和逻辑电路设计程序

机译：用于异步逻辑电路的逻辑电路设计设备，逻辑电路设计方法和逻辑电路设计程序

机译：逻辑电路，逻辑电路设计方法，逻辑电路设计系统和逻辑电路设计程序