FPGA内嵌数字可编程延迟锁定环设计技术研究

李威

首页> 中文期刊> 《微处理机》 >FPGA内嵌数字可编程延迟锁定环设计技术研究

FPGA内嵌数字可编程延迟锁定环设计技术研究

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

全数字控制实现的延迟锁定环DLL(Delay Locked-loop)电路,具有易于工艺集成、电路实现简单、无累积相位差、对温度和电源噪声不敏感等优点.基于SRAM配置,设计并实现可编程的内嵌于FPGA的DLL.通过剖析电路结构,对延迟单元、移相器、鉴相器、可编程控制器、输出占空比调整等单元模块进行分析和设计,使电路具有可编程移相、分频和倍频等功能.在0.22μm CMOS工艺模型下,工作频率可达300MHz.所设计的DLL是一款多功能可编程通用DLL,其功能涵盖了DLL的所有应用模式,适于嵌入FPGA芯片中,通过对其编程,可满足不同的FPGA用户对DLL的不同功能需求.

著录项

来源
《微处理机》 |2018年第4期|20-24|共5页
作者
李威;
展开▼
作者单位

中国电子科技集团公司第四十七研究所;

沈阳110032;

展开▼
原文格式 PDF
正文语种 chi
中图分类大规模集成电路、超大规模集成电路;
关键词
FPGA技术; 延迟锁定环; 可编程;

相似文献

中文文献
外文文献
专利

1. 数字延迟锁定环设计技术研究 [J] . 任敏华 ,张伟 ,徐国强 . 计算机工程 . 2007,第017期
2. 基于FPGA的可编程数字电子战接收机的设计与实现 [J] . 迟东明 ,毕敏丽 ,钱陈聪 . 中国电子科学研究院学报 . 2007,第003期
3. 现场可编程门阵列第二讲现场可编程门阵列(FPGA)设计 [J] . 郑友泉 . 世界电子元器件 . 2005,第010期
4. 基于延迟锁定环技术的数字脉宽调制器的设计与实现 [J] . 宋慧滨 ,梁雷 ,王永平 . 电子器件 . 2015,第002期
5. 一种新型数字高精度伪码快速捕获延迟锁定环的设计与实现 [J] . 张树勇 ,曹永刚 ,郭岩 . 飞机设计 . 2007,第5期
6. 可占空比调整及倍频的全数字延迟锁定环的设计 [C] . 向志华 ,何弢 ,黄国辉 . 四川省电子学会半导体与集成技术专委会第二届学术年会 . 2007
7. 基于可编程逻辑器件FPGA的数字相关器 [A] . 马玉良 . 2011

FPGA内嵌数字可编程延迟锁定环设计技术研究

摘要

著录项

相似文献

相关主题

期刊订阅