一种高速、高精度全差分采样保持电路的ASIC设计

魏微; 陆卫国; 郭海东; 王铮; 赵京伟

首页> 中文期刊> 《核电子学与探测技术》 >一种高速、高精度全差分采样保持电路的ASIC设计

一种高速、高精度全差分采样保持电路的ASIC设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

为了实现新型密集型阵列探测器信号的高速、高密度读出,必须采用专用集成电路技术,利用模数变换器将物理量变换为数字信号后进行串行输出.采样保持电路是模数变换器中的关键单元,决定了整个模数变换过程的性能.论文在国内高能物理领域,首次利用专用集成电路技术,设计实现了一种用于10位、3.3 Msps采样率的逐次逼近ADC的全差分采样保持电路并成功流片.实测结果表明,该设计分别实现了48 dB的SNDR和78 dB的SFDR,达到了预期的设计指标,实现了较高的性能.%To fulfill the requirement of the high speed and high density readout of modem pixel and segmented detectors, application - specific integrated circuits (ASICs) become the necessities. Physical signals are first transformed into analog waves by front - end electronics, and then translated into digital codes thanks to the help of A/D convenors (ADC) , so that serial outputs can be used to further enhance the speed and density of readout. Among all the modules in an ADC, sample - and - hold circuit (S/H) is the crucial one which dominates the overall performance of A/D conversion. This work introduces a fully differential S/H circuit, which, for the first time in domestic high energy physics field, is realized in the form of ASIC. Through a successful tape - out, the design achieved a specification for a successive - approximation ADC of 10 bits and 3.3 Msps/ s sampling rate. The measurement results show that, the real chip fully satisfies the preset targets and shows a high performance of an SNDR of 48 dB, and an SFDR of 78 dB, respectively.

著录项

来源
《核电子学与探测技术》 |2012年第8期|893-899|共7页
作者
魏微; 陆卫国; 郭海东; 王铮; 赵京伟;
展开▼
作者单位

中国科学院高能物理研究所,北京 100049;

核探测与核电子学国家重点实验室,北京 100049;

中国科学院高能物理研究所,北京 100049;

核探测与核电子学国家重点实验室,北京 100049;

OmniVision Technologies, Inc. Santa Clara, USA, 95054;

中国科学院高能物理研究所,北京 100049;

核探测与核电子学国家重点实验室,北京 100049;

中国科学院高能物理研究所,北京 100049;

核探测与核电子学国家重点实验室,北京 100049;

展开▼
原文格式 PDF
正文语种 chi
中图分类核电子学仪器;
关键词
采样保持; 专用集成电路; 逐次逼近; 模散转换电路;

相似文献

中文文献
外文文献
专利

1. 一种带失调校准的高速高精度采样保持电路 [J] . 尹勇生 ,卫海燕 ,曾凤姣 . 仪表技术与传感器 . 2018,第012期
2. 一种高速高精度的开环CMO S采样保持电路 [J] . 唐小丽 ,段吉海 ,徐卫林 . 桂林电子科技大学学报 . 2016,第002期
3. 一种开环高速高精度采样保持电路 [J] . 赵必成 ,龚敏 ,余鹏飞 . 微处理机 . 2009,第005期
4. 采样保持电路中全差分增益提高放大器设计 [J] . 钱黎明 ,魏敬和 . 电子与封装 . 2017,第009期
5. 采样保持电路中全差分运算放大器的设计与仿真 [J] . 王秀玲 ,王龙伟 ,吴武臣 . 微计算机信息 . 2010,第023期
6. 一种高速、高精度全差分采样保持电路的ASIC设计 [C] . 魏微 ,陆卫国 ,郭海东 . 第十五届全国核电子学与核探测技术学术年会 . 2010
7. 基于0.18μm CMOS工艺的高速高精度采样保持电路的研究与设计 [A] . 王永泽 . 2019

一种高速、高精度全差分采样保持电路的ASIC设计

摘要

著录项

相似文献

相关主题

期刊订阅