首页> 中文期刊> 《雷达与对抗》 >基于FPGA的巴克码相关器设计与研究

基于FPGA的巴克码相关器设计与研究

         

摘要

分析巴克码的设计及其相关的特点与原理,用Verilog语言编写相关器,利用FPGA实现13位巴克码相关器,并对其用Modelsim仿真.仿真证明输出了最大功率主副比,有效抑制了旁瓣,并为雷达工程中巴克码的应用提供更坚实的理论基础.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号