首页> 中文期刊> 《科学技术与工程》 >长期演进(LTE)中基于ASIC速率匹配算法的并行设计

长期演进(LTE)中基于ASIC速率匹配算法的并行设计

         

摘要

给出一种基于ASIC的长期演进(LTE)速率匹配并行设计方案.速率匹配是LTE物理层比特级处理流程中重要的一步,LTE的高峰值速率要求其并行处理.已有的并行设计方案需要用到大量的小容量RAM,用于ASIC时会增加片上存储的面积.深入分析速率匹配算法的特性,通过数据分组和添加少量哑元,只用了少量的RAM实现了8 bit并行处理.在Synopsys VCS平台仿真并用Synopsys DC工具综合,结果表明本方案性能满足LTE宏站(三个20 MHz扇区)的需求,而存储面积相比于现有的使用大量小RAM的方案显著减小.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号