首页> 中文期刊> 《科学技术与工程》 >一种串行高速芯片互连接口逻辑设计与实现

一种串行高速芯片互连接口逻辑设计与实现

         

摘要

在计算机系统中,总线技术对整个系统的性能和功能都有直接影响,通过研究高速信号传输的特点,分析串行高速芯片互连协议,实现了一种串行高速芯片互连接口逻辑,并实现了FPGA平台的与处理器互连和芯片间互连的验证.最终达到了设计性能要求和可靠性要求,互连接口数据传输速率达到6.4GT/s.%Bus technology has a direct impact on the performance and functionality of computer system. By study the characteristics of high-speed signal transmission, analysis the specification of serial high-speed chip interconnection , a logic of serial high-speed chip interconnect interface is implemented, and verified with FPGA platform in processor interconnect and chip interconnect. Eventually the design meets the requirements of the performance and reliability, and the data transfer rates of interface is 6. 4 GT/s.

著录项

  • 来源
    《科学技术与工程》 |2012年第31期|8235-8240|共6页
  • 作者单位

    高效能服务器和存储技术国家重点实验室,济南250013;

    浪潮(北京)电子信息产业有限公司,北京100085;

    高效能服务器和存储技术国家重点实验室,济南250013;

    浪潮(北京)电子信息产业有限公司,北京100085;

    高效能服务器和存储技术国家重点实验室,济南250013;

    浪潮(北京)电子信息产业有限公司,北京100085;

    浪潮(北京)电子信息产业有限公司,北京100085;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 测试和检验;
  • 关键词

    串行总线接口; 扰码; FPGA; 可靠性;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号