首页> 中文期刊> 《科学技术与工程》 >流水线处理器中Cache模块的设计

流水线处理器中Cache模块的设计

         

摘要

流水线结构能大幅提高指令执行速度,但是由于主存读取速度过慢,系统性能的提升仍然受到限制.现实现的Cache设计,是流水线与主存间的高速缓冲器,它能有效地解决访存的瓶颈问题,使流水线功能得到充分发挥.文章首先分析流水线的结构特点,确定Cache的结构功能,在此基础上提出一个组相联映射Cache的设计.分析Cache实现读写操作的具体控制过程,并给出LRU(least recently used)替换算法的实现.最后通过介绍猝发取指操作着重讨论了Cache与流水线间的配合机制.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号