八阶并联可编程数字滤波器的硬件实现

勾学荣

首页> 中文期刊> 《电信科学》 >八阶并联可编程数字滤波器的硬件实现

八阶并联可编程数字滤波器的硬件实现

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

目前,数字滤波器的硬件大都采用级联实现,其突出的特点是:所用器件少,电路利用率高,功耗小,成本低。但在速度上受到一定的限制。此外,由于各个二阶节互相影响,故易产生极限环振荡,有限字长效应对滤波器的影响较大。为此,我们提出了一个八阶并联可编程、多功能数字滤波器的实现方案。除可编程外,这个方案还具有速度高、控制简单、结构通用性强、内部处理速度可变、有64个不同指标的高通、低通、带通、带阻滤波器可供选用等特点。

著录项

来源
《电信科学》 |1985年第8期|P.31-34|共4页
作者
勾学荣;
展开▼
作者单位

展开▼
原文格式 PDF
正文语种 chi
中图分类基本电子电路;
关键词
数字滤波器; 带阻滤波器; 带通; 内部处理; 极限环; 通带; 阻带; 频率响应曲线; 样值; 选通信号;

相似文献

中文文献
外文文献
专利

1. 基于VHDL语言的八阶IIR语音低通数字滤波器 [J] . 严三国 . 桂林航天工业学院学报 . 2005,第004期
2. 基于格型结构的ⅡR数字滤波器硬件实现 [J] . 徐红 ,叶丰 ,黄朝耿 . 浙江工业大学学报 . 2018,第002期
3. 基于FPGA的并行FIR数字滤波器硬件实现及优化 [J] . 付正 ,郑维智 ,江远志 . 北京工商大学学报（自然科学版） . 2010,第005期
4. 基于FPGA的TDM FIR数字滤波器的设计及硬件实现 [J] . 高冬梅 ,姜继伟 ,杨翠娥 . 电讯技术 . 2006,第004期
5. 基于单电子晶体管的数字滤波器硬件实现 [J] . 孙铁署 ,蔡理 ,马彦芬 . 电路与系统学报 . 2006,第006期
6. 基于可编程逻辑器件的FIR数字滤波器实现 [C] . 胡莉 ,陈红艳 . 西南地区自动化、仪器仪表及电控技术学术年会 . 2002
7. 基于忆阻器的可编程数字滤波器的硬件实现技术研究 [A] . 耿浩 . 2017

八阶并联可编程数字滤波器的硬件实现

摘要

著录项

相似文献

相关主题

期刊订阅