• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Canadian journal of electrical and computer engineering >A new compact dual-core architecture for AES encryption and decryption
【24h】

A new compact dual-core architecture for AES encryption and decryption

机译：一种用于AES加密和解密的新型紧凑型双核架构

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This article presents a new compact architecture, consisting of two independent cores that process encryption and decryption simultaneously, for the Advanced Encryption Standard (AES) algorithm. The corresponding new compact key generation unit with 32-bit datapath is also explored to provide round keys on the fly for encryption and decryption. A novel way to implement ShiftRows/InvShiftRows, one of the key designs in the compact 32-bit architecture, is proposed. The new AES implementation requires only 16 629 gate equivalents on the 0.35 μm CMOS technology from CSMC Technologies Corporation, while providing encryption and decryption in parallel with 335 Mbits/s throughput.
机译：本文介绍了一种新的紧凑型体系结构，该体系结构由两个独立的内核组成，可同时处理高级加密标准（AES）算法的加密和解密。还探索了相应的具有32位数据路径的新型紧凑型密钥生成单元，以动态提供用于加密和解密的圆形密钥。提出了一种实现ShiftRows / InvShiftRows的新颖方法，该方法是紧凑的32位体系结构中的关键设计之一。新的AES实施仅需要CSMC Technologies Corporation的0.35μmCMOS技术上的16 629门等效电路，并提供与335 Mbit / s吞吐率并行的加密和解密。

著录项

  • 来源
  • 作者

    Hua Li; Jianzhou Li;

  • 作者单位

    Department of Mathematics and Computer Science, University of Lethbridge, Lethbridge, Alberta T1K 3M4, Canada;

    Department of Mathematics and Computer Science, University of Lethbridge, Lethbridge, Alberta T1K 3M4, Canada;

  • 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

    AES; ASIC; compact architecture; dual cores;

    机译：AES;ASIC;紧凑的架构;双核;

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号