...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Circuits and systems >Mitigating Time Interval Error (TIE) in High-Speed Baseband Digital Transports: Design for Delay Compensation at Baseband Infrastructure of Smart-Phones Using Fractal Dispersive Delay-Lines
【24h】

Mitigating Time Interval Error (TIE) in High-Speed Baseband Digital Transports: Design for Delay Compensation at Baseband Infrastructure of Smart-Phones Using Fractal Dispersive Delay-Lines

机译：减轻高速基带数字传输中的时间间隔误差（TIE）：使用分形色散延迟线的智能手机基带基础设施的延迟补偿设计

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A major concern in modern smart-phones and hand-held devices is a way of mitigating the time interval error (TIE) perceived at high-speed digital transits along the traces of the circuit-board (rigid and or flexible) used in baseband infrastructures. Indicated here is a way of adopting a planar fractal inductor configuration to improvise the necessary time-delay in the transits of digital signal phase jitter and reduce the TIE. This paper addresses systematic design considerations on fractal inductor geometry commensurate with practical aspects of its implementation as delay-lines in the high-speed digital transports at the baseband operations of smart-phone infrastructures. Experimental results obtained from a test module are presented to illustrate the efficacy of the design and acceptable delay performance of the test structure commensurate with the digital transports of interest.
机译：现代智能电话和手持设备中的一个主要问题是一种缓解在基带基础结构中使用的电路板走线（刚性和/或柔性）走线的高速数字传输中感知到的时间间隔误差（TIE）的方法。 。这里指出的是一种采用平面分形电感器配置的方式，以改善数字信号相位抖动转换中必要的时延并降低TIE。本文针对分形电感器几何形状的系统设计考虑，与其在智能电话基础设施的基带操作中作为高速数字传输中的延迟线的实现方式的实际方面相对应。呈现了从测试模块获得的实验结果，以说明设计的功效以及与感兴趣的数字传输相称的测试结构的可接受延迟性能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号