...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Transactions on Computers >High Performance Parallel Decimal Multipliers Using Hybrid BCD Codes
【24h】

High Performance Parallel Decimal Multipliers Using Hybrid BCD Codes

机译：使用混合BCD码的高性能并行十进制乘法器

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A parallel decimal multiplier with improved performance is proposed in this paper by exploiting the properties of three different binary coded decimal (BCD) codes, namely the redundant BCD excess-3 code (XS-3), the overloaded decimal digit set (ODDS) code and the BCD-4221/5211 code. The signed-digit radix-10 recoding is used to recode the BCD multiplier to the digit set [-5, 5] from [0, 9]. The redundant BCD XS-3 code is adopted to generate the multiplicand multiples in a carry-free manner. The XS-3 coded partial products (PPs) are converted to ODDS PPs to fit binary partial product reduction (PPR). In this paper, a regular decimal PPR tree using ODDS and BCD-4221/5211 codes is proposed; it consists of a binary PPR tree block, a non-fixed size BCD-4221 counter block and a BCD-4221/5211 PPR tree block. The decimal carry-save algorithm based on BCD-4221/5211 is used in the PPR tree to obtain high performance multipliers. Moreover, an improved PPG circuit and an improved parallel prefix/carry-select decimal adder are proposed to further improve the performance of the proposed multipliers. Analysis and comparison using the 45 nm technology show that the proposed decimal multipliers are faster and require less hardware area than previous designs found in the technical literature.
机译：通过利用三种不同的二进制编码十进制（BCD）码的属性，即冗余的BCD多余3码（XS-3），重载十进制数字集（ODDS）码，提出了一种性能提高的并行十进制乘法器。和BCD-4221 / 5211代码。带符号的基数为10的重新编码用于将BCD乘法器重新编码为[0，9]中的数字集[-5，5]。采用冗余BCD XS-3代码以无进位方式生成被乘数。 XS-3编码的部分产品（PP）转换为ODDS PP，以适合二进制部分产品缩减（PPR）。本文提出了一种使用ODDS和BCD-4221 / 5211码的规则十进制PPR树；它由一个二进制PPR树块，一个非固定大小的BCD-4221计数器块和一个BCD-4221 / 5211 PPR树块组成。在PPR树中使用基于BCD-4221 / 5211的十进制进位保存算法来获得高性能的乘法器。此外，提出了一种改进的PPG电路和一种改进的并行前缀/进位选择十进制加法器，以进一步提高所提出的乘法器的性能。使用45 nm技术进行的分析和比较表明，与技术文献中以前的设计相比，建议的十进制乘法器速度更快，并且所需的硬件面积更少。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号