...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Transactions on Computers >An easy-to-use approach for practical bus-based system design
【24h】

An easy-to-use approach for practical bus-based system design

机译：一种易于使用的实用基于总线的系统设计方法

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

We present an easy-to-use model that addresses the practical issues in designing bus-based shared-memory multiprocessor systems. The model relates the shared-bus width, bus cycle time, cache memory, the features of a program execution, and the number of processors on a shared bus to a metric called request utilization. The request utilization is treated as the scaling factor for the effective average waiting processors in computing the queuing delay cycles. Simulation study shows that the model performs very well in estimating the shared bus response time. Using the model, a system designer can quickly decide the number of the processors that a shared bus is able to support effectively, the size of the cache memory a system should use, and the bus cycle time that the main memory system should provide. With the model, we show that the design favors caching the requests for a contention-based medium instead of speeding up the transfers although the same performance can be respectively achieved by the two techniques in a contention-free situation.
机译：我们提出了一种易于使用的模型，该模型解决了设计基于总线的共享内存多处理器系统中的实际问题。该模型将共享总线宽度，总线周期时间，高速缓存存储器，程序执行的功能以及共享总线上的处理器数量与称为请求利用率的度量标准相关联。在计算排队延迟周期时，将请求利用率视为有效平均等待处理器的缩放因子。仿真研究表明，该模型在估计共享总线响应时间方面表现很好。使用该模型，系统设计人员可以快速确定共享总线能够有效支持的处理器数量，系统应使用的高速缓存大小以及主内存系统应提供的总线周期时间。通过该模型，我们表明，尽管在无竞争的情况下，这两种技术可以分别实现相同的性能，但该设计更倾向于缓存对基于竞争的介质的请求，而不是加快传输速度。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号