...
首页> 外文期刊>IEEE Transactions on Computers >Architecture technique trade-offs using mean memory delay time
【24h】

Architecture technique trade-offs using mean memory delay time

机译:使用平均内存延迟时间进行架构技术的权衡

获取原文
获取原文并翻译 | 示例
           

摘要

Many architecture features are available for improving the performance of a cache-based system. These hardware techniques include cache memories, processor stalling characteristics, memory cycle time, the external databus width of a processor, and pipelined memory system, etc. Each of these techniques affects the cost, design, and performance of a system. We present a powerful approach to assess the performance trade-offs of these architecture techniques based on the equivalence of mean memory delay time. For the same performance point, we demonstrate how each of these features can be traded off and report the ranking of the achievable performance of using them.
机译:许多体系结构功能可用于提高基于缓存的系统的性能。这些硬件技术包括高速缓存存储器,处理器停滞特性,存储器周期时间,处理器的外部数据总线宽度以及流水线存储系统等。这些技术中的每一种都会影响系统的成本,设计和性能。我们提出了一种基于平均内存延迟时间的等效性来评估这些体系结构技术的性能折衷的有效方法。对于相同的性能点,我们演示了如何权衡这些功能,并报告了使用这些功能可实现的性能的排名。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号