• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>ECN >Programmable Logic Devices (PLDs) for DSP
【24h】

Programmable Logic Devices (PLDs) for DSP

机译：用于DSP的可编程逻辑器件（PLD）

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Traditionally, designers automatically chose DSP processors for digital signal processing applica-tions (DSP). DSP processors have a general-purpose architecture that makes them flexible for a variety of applications. This general-purpose architecture, however, means that for certain high performance applications, DSP processors can't meet the requirements. DSP processor vendors have attempted to address this shortfall in performance by implementing specific hardware blocks such as Turbo or Viterbi coprocessors or custom instructions that simplify certain algorithms. Other approaches add more Multiply-Accumulate (MAC) units, since many DSP algorithms are mathematical calculations that combine multiplication and addition (e.g., y = ab + cd). These additional hardware blocks increase the cost of the device and do not necessarily address all the performance issues facing DSP processors. For example, adding an extra MAC unit may only deliver an increase in performance if the memory interfaces or internal bus bandwidths are increased accordingly. Incorporating these additional hardware blocks also removes some of the flexibility of DSP processors.
机译：传统上，设计人员会自动选择DSP处理器用于数字信号处理应用（DSP）。 DSP处理器具有通用的体系结构，因此可以灵活地适应各种应用。但是，这种通用体系结构意味着对于某些高性能应用，DSP处理器无法满足要求。 DSP处理器供应商已尝试通过实现特定的硬件模块（例如Turbo或Viterbi协处理器或简化某些算法的自定义指令）来解决性能上的不足。由于许多DSP算法是结合了乘法和加法的数学计算（例如y = ab + cd），因此其他方法会添加更多的乘累加（MAC）单元。这些额外的硬件模块增加了设备成本，并不一定解决DSP处理器面临的所有性能问题。例如，如果相应地增加了内存接口或内部总线带宽，则添加额外的MAC单元可能只会提高性能。合并这些额外的硬件模块也会消除DSP处理器的某些灵活性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号