...
机译:低压CMOS工艺负电压电源引脚的高压容耐电源轨ESD保护电路设计
Natl Chiao Tung Univ Inst Elect Hsinchu 300 Taiwan;
Natl Chiao Tung Univ Inst Elect Hsinchu 300 Taiwan;
Electrostatic discharge (ESD); high-voltage-tolerant ESD clamp circuit; negative voltage supply; power-rail ESD clamp circuit;
机译:低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
机译:低压CMOS工艺中耐高压ESD保护电路的设计
机译:在130nm CMOS工艺中仅使用1V / 2.5V低压器件设计3.3V I / O接口的电源轨ESD钳位电路
机译:低压CMOS工艺中耐高压电源轨ESD钳位电路的设计
机译:利用Volterra分析设计低压低失真CMOS RF集成电路。
机译:为低压可穿戴传感器应用而优化的超薄印刷有机TFT CMOS逻辑电路的制造
机译:低压CmOs工艺中耐高压电力轨道EsD钳位电路的设计