Power-area-efficient transient-improved capacitor-free FVF-LDO with digital detecting technique

著录项

• 来源
  《Electronics Letters》 |2015年第1期|94-96|共3页
• 作者

  Guo J.; Ho M.; Kwong K.Y.; Leung K.N.;

  展开▼
• 作者单位

  Sun Yat-sen University, People's Republic of China;

  展开▼
• 收录信息
• 原文格式 PDF
• 正文语种 eng
• 中图分类
• 关键词

  CMOS analogue integrated circuits; operational amplifiers; transient analysis; voltage regulators; CMOS technology; DDT; current 3.9 muA; digital detecting technique; flipped-voltage-follower structure; load-transient recovery time; low-dropout regulator; output voltage spikes; power transistor; power-area-efficient transient-improved capacitor-free FVF-LDO; size 0.18 mum;

  机译：CMOS模拟集成电路;运算放大器;瞬态分析;稳压器;CMOS技术;DDT;电流3.9μA;数字检测技术;翻转电压跟随器结构;负载瞬态恢复时间;低压差稳压器;输出电压尖峰;功率晶体管;功率面积有效的瞬态改进型无电容器FVF-LDO;尺寸0.18um;