...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Elektronikpraxis >Minimierung des Energieverbrauchs auf Chipebene
【24h】

Minimierung des Energieverbrauchs auf Chipebene

机译：最小化芯片级的能耗

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Immer kompakterernChip-Abmessungen führenrnzu Problemen mit der Leistungsauf-rnnahme. CMOS-Prozess-Strukturen werdenrnvon 90 auf 65 nm und weniger reduziert - diernBauelementedichte auf den Chips erhöht sich. Diesrnführt zu einem unerwünschten Anstieg des statischenrnund dynamischen Energieverbrauchs. Spannungsskalierungs-rnverfahren bekommen beides in den Griff.rnNach dem Moore'schen Gesetz verdoppeln sich die Transistordichte und die Komplexität der Chips ca. alle 24 Monate. Proportional dazu erhöht sich auch die Leistungsfähigkeit integrierter Schaltungen. Die höhere Integration ermöglicht einen erweiterten Funktionsumfang auf gleicher oder sogar schrumpfender Fläche. Und das bei gleichzeitig steigender Taktgeschwindigkeit und sinkenden Kosten. So wie andere Chiparten auch, die vom Moore'schen Gesetz profitieren, ermöglichen DSPs viele neue Multimedia-Anwendungen (z.B. tragbare Media-Player, Smartphones und Geräte zur Bildwiedergabe). Infrastrukturanwendungen in den Bereichen Telekommunikation, drahtloser Übertragung und Netzwerktechnik profitieren von dieser Entwicklung gleichermaßen.
机译：越来越紧凑的芯片尺寸导致功耗问题。 CMOS工艺结构从90纳米减小到65纳米或更小-芯片上的组件密度增加。这导致静态和动态能量消耗的不期望的增加。电压缩放过程都受到控制，根据摩尔定律，晶体管密度和芯片复杂性大约每24个月加倍。集成电路的性能也成比例地提高。更高的集成度可以在相同甚至缩小的区域上扩展功能范围。而且随着时钟速度的提高和成本的降低。与受益于摩尔定律的其他类型的芯片一样，DSP支持许多新的多媒体应用程序（例如便携式媒体播放器，智能手机和用于图像回放的设备）。这项发展使电信，无线传输和网络技术领域的基础设施应用同样受益。

著录项

  • 来源
    《Elektronikpraxis》 |2009年第8期|50-53|共4页
  • 作者

    Josef Alt;

  • 作者单位

    Communication Infrastructure Europe, beiTexas Instruments in Freising;

  • 收录信息
  • 原文格式 PDF
  • 正文语种 ger
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号