...
机译:在FPGA中实现的exp()函数的多模块64位结构
Akademia Górniczo-Hutnicza, Katedra Elektroniki, Akademickie Centrum Komputerowe - Cyfronet;
机译:在FPGA中实现的逻辑功能分解中的布尔微积分
机译:在FPGA电路图分解期间确定的逻辑函数集的BDD图区域中的输出函数的编码
机译:使用微程序控制系统的FPGA中MD5算法的硬件实现
机译:在隐喻功能中的自己的名字(在波兰语和俄罗斯的新闻例中)