...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE transactions on circuits and systems . I , Regular papers >A Cryogenic 1 GSa/s, Soft-Core FPGA ADC for Quantum Computing Applications
【24h】

A Cryogenic 1 GSa/s, Soft-Core FPGA ADC for Quantum Computing Applications

机译：用于量子计算应用的低温1 GSa / s软核FPGA ADC

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

We propose an analog-to-digital converter (ADC) architecture, implemented in an FPGA, that is fully reconfigurable and easy to calibrate. This approach allows to alter the design, according to the system requirements, with simple modifications in the firmware. Therefore it can be used in a wide range of operating conditions, including a harsh cryogenic environment. The proposed architecture employs time-to-digital converters (TDCs) and phase interpolation techniques to reach a sampling rate, higher than the clock frequency (maximum 400 MHz), up to 1.2 GSa/s. The resulting FPGA ADC can achieve a 6 bit resolution (ENOB) over a 0.9 to 1.6 V input range and an effective resolution bandwidth (ERBW) of 15 MHz. This implies that the ADC has an effective Nyquist rate of 30 MHz, with an oversampling ratio of 40× . The system non-linearities are less than 1 LSB. The main advantages of this architecture are its scalability and reconfigurability, enabling applications with changing demands on one single platform.
机译：我们提出了一种在FPGA中实现的模数转换器（ADC）架构，该架构可完全重新配置且易于校准。通过对固件进行简单的修改，这种方法就可以根据系统要求来更改设计。因此，它可以在各种工作条件下使用，包括恶劣的低温环境。所提出的架构采用时间数字转换器（TDC）和相位插值技术来达到高于时钟频率（最大400 MHz）的采样率，最高为1.2 GSa / s。最终的FPGA ADC在0.9至1.6 V的输入范围内可以达到6位分辨率（ENOB），有效分辨率带宽（ERBW）为15 MHz。这意味着ADC的有效奈奎斯特速率为30 MHz，过采样率为40x。系统非线性小于1 LSB。该体系结构的主要优点是其可伸缩性和可重新配置性，使应用程序在一个平台上具有不断变化的需求。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号