On memory redundancy in the BCJR algorithm for nonrecursive shift register processes

Schmidt M.; Fettweis G.P.

首页> 外文期刊>IEEE Transactions on Information Theory >On memory redundancy in the BCJR algorithm for nonrecursive shift register processes

【24h】

On memory redundancy in the BCJR algorithm for nonrecursive shift register processes

机译：非递归移位寄存器过程的BCJR算法中的内存冗余

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

For computation of a posteriori probabilities (APPs), the well-known Bahl, Cocke, Jelinek, and Raviv (1974) algorithm is often applied. If the underlying model is a nonrecursive shift register process, it is shown that this algorithm obtains a general memory redundancy if the computation is performed over a commutative semiring with an absorbing zero element. The result is of particular interest for the BCJR algorithm carried out in the max-log domain.

机译：为了计算后验概率（APP），通常使用著名的Bahl，Cocke，Jelinek和Raviv（1974）算法。如果基础模型是非递归移位寄存器过程，则表明如果对具有吸收性零元素的可交换半环执行计算，则该算法将获得通用的内存冗余。结果对于在最大对数域中执行的BCJR算法特别感兴趣。

著录项

来源
《IEEE Transactions on Information Theory》 |2000年第4期|P.1580-1584|共5页
作者
Schmidt M.; Fettweis G.P.;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种 eng
中图分类无线电电子学、电信技术;
关键词

相似文献

外文文献
中文文献
专利

1. An Energy-Efficient Lut-Log-Bcjr Architecture Using Constant Log Bcjr Algorithm [J] . Nidhu Devi M, Seena George International Journal of Engineering Research and Applications . 2014,第9期

机译：使用恒定对数Bcjr算法的节能Lut-Log-Bcjr架构
2. Biomedical Rehabilitation: Data Error Detection and Correction Using Two Dimensional Linear Feedback Shift Register Based Cyclic Redundancy Check [J] . Baskar S., Dhulipala V. R. Sarma Journal of Medical Imaging and Health Informatics . 2018,第4期

机译：生物医学康复：数据错误检测和使用二维线性反馈移位寄存器的循环冗余校正
3. Variation-Tolerance of a 65-nm Error-Hardened Dual-Modular-Redundancy Flip-Flop Measured by Shift-Register-Based Monitor Structures [J] . Chikara HAMANAKA, Ryosuke YAMAMOTO, Jun FURUTA, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences . 2011,第12期

机译：通过基于移位寄存器的监控器结构测得的65 nm误差增强型双模块冗余触发器的变化容差
4. A unified approach to the Viterbi algorithm state metric update for shift register processes [C] . Black, P.J., Meng, . 1992

机译：用于移位寄存器过程的Viterbi算法状态度量更新的统一方法
5. Ternary content addressable memory directed redundancy for semiconductor memory yield enhancement [D] . Joly, Craig. 2004

机译：半导体内存屈服增强的三元内容可寻址内存定向冗余
6. The Effects of Intersensory Redundancy on Attention and Memory: Infants’ Long-Term Memory for Orientation in Audiovisual Events [O] . Ross Flom, Lorraine E. Bahrick -1

机译：Intersency Redundancy对关注和记忆的影响：婴儿在视听事件中的方向的长期记忆
7. An Energy-Efficient Lut-Log-Bcjr Architecture Using Constant Log Bcjr Algorithm [O] . Nidhu Devi M, Seena George 2014

机译：采用常数Log Bcjr算法的节能Lut-Log-Bcjr架构
8. Design of a Molecular Memory Device: The Electron Transfer Shift Register Memory [R] . Beratan, D. 1993

机译：分子记忆装置的设计：电子转移移位寄存器

On memory redundancy in the BCJR algorithm for nonrecursive shift register processes

摘要

著录项

相似文献

相关主题

期刊订阅